鄧小鶯，東南大學(xué)工學(xué)博士，2011年入職深圳大學(xué)，碩士生導(dǎo)師。主要從事集成電路設(shè)計(jì)領(lǐng)域的科研和教學(xué)工作。近年來(lái)主持國(guó)家自然科學(xué)基金、廣東省自然科學(xué)基金及深圳市基礎(chǔ)研究項(xiàng)目多項(xiàng)。在國(guó)內(nèi)外重要學(xué)術(shù)期刊和會(huì)議發(fā)表三大檢索論文幾十篇。擔(dān)任IEEE Trans. on Circuit& System I、 IEEE Trans. on VLSI、International Journal of Electronics等期刊審稿人。指導(dǎo)學(xué)生參加集成電路設(shè)計(jì)領(lǐng)域競(jìng)賽，多次獲得國(guó)家級(jí)獎(jiǎng)項(xiàng)。
研究興趣：鎖相環(huán)、振蕩器等時(shí)鐘產(chǎn)生/同步電路、非易失性存儲(chǔ)電路、數(shù)模混合電路等大規(guī)模集成電路設(shè)計(jì)及信號(hào)完整性
教授課程：VLSI設(shè)計(jì)導(dǎo)論、數(shù)字集成電路設(shè)計(jì)、數(shù)字系統(tǒng)設(shè)計(jì)、場(chǎng)論與復(fù)變函數(shù)等
研究生招生方向：集成電路設(shè)計(jì)
近五年主持科研項(xiàng)目清單：
1.國(guó)家自然科學(xué)基金青年基金，61404087，超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)技術(shù)下的信號(hào)完整性關(guān)鍵技術(shù)研究，2015/01-2017/12，23萬(wàn)元，主持
2.廣東省自然科學(xué)基金面上項(xiàng)目，2020A1515011482，面向5G通信的CMOS鎖相環(huán)級(jí)聯(lián)毫米波頻率合成器關(guān)鍵技術(shù)研究，2019/10-2021/09,10萬(wàn)元，主持
3.深圳市科技創(chuàng)新計(jì)劃基金,JCYJ 20200813135807001，面向自動(dòng)駕駛的FPGA高精度時(shí)間同步系統(tǒng)關(guān)鍵技術(shù)研究，2020/09-2023/09，30萬(wàn)元，主持
4.深圳市科技創(chuàng)新計(jì)劃基金,JCYJ20160520174014465，高密度超低能耗新型嵌入式隨機(jī)存儲(chǔ)器關(guān)鍵技術(shù)研究，2016/10-2019/09，20萬(wàn)元，主持
5.深圳市科技創(chuàng)新計(jì)劃基金，JCYJ20140418193546102，超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)技術(shù)下的串?dāng)_控制關(guān)鍵研究，2014/09-2016/09,10萬(wàn)元，主持
6.深圳市科技創(chuàng)新計(jì)劃基金，JCYJ20120613104353889，超級(jí)動(dòng)態(tài)電壓調(diào)節(jié)技術(shù)下的高性能全數(shù)字鎖相環(huán)研究，2012/09-2015/03,10萬(wàn)元，主持
部分期刊論文：
1.Xiaoying Deng， Zhenyu Jiang，Mingcheng Zhu. A Novel Group-Division Multiplexing Complementary Symmetric Reference Sensing Scheme for MRAM,IEEE Transactions on Circuits and Systems II: Express Briefs,71(9):4281-4285,2024.
2.Xiaoying Deng, Tao Xu. High-Speed, Energy-Efficient Magnetic Nonvolatile Flip-Flop With Self-Adaptive Write Circuit Utilizing Voltage-Controlled Magnetic Anisotropy, IEEE Transactions on Magnetics, 57(5):1-8,2021.
3.Xiaoying Deng, Peiqi Tan. An Ultra-Low-Power K-Band 22.2 GHz-to-26.9 GHz Current-Reuse VCO Using Dynamic Back-Gate-Biasing Technique, Electronics,10(8):1-11,2021.
4.Bai Chunfeng, Wu Jianhui, Chen Chao, Deng Xiaoying, A 35-dBm OIP3 CMOS Constant Bandwidth PGA With Extended Input Range and Improved Common-Mode Rejection, IEEE Transactions on Circuits and Systems II: Express Briefs, 64(8):922-926,2017.
5.Deng Xiaoying, Lin Xin, Zhu Mingcheng. A 0.23mW self-biased current-reuse CMOS LC-VCO based on novel interposed network, IEICE Electronics Express, 14(20): 1-9,2017.
6.Xiaoying Deng, Yanyan Mo. A Novel Boost Bulk-Driven Sense-Amplifier Flip-Flop operating in Ultra Wide Voltage Range，Electronics letters,51(9): 680-682, 2015.
7.Xiaoying Deng, Jun Yang, Jianhui Wu. Jitter and phase noise of ADPLL due to PSN with deterministic frequency. International Journal of Electronics, 98(9):1259-1268, 2011.
8.Xiaoying Deng, Jun Yang, Jianhui Wu. Contributions to the analysis of deterministic noise on ADPLL jitter performance. Analog Integrated Circuits and Signal Processing, 67(3):331-338, 2011.
代表性會(huì)議論文：
1.Xiaoying Deng, Lan,Simin. Design of IEEE 1588 Hardware Timestamp Unit Based on TDC,International Conference on Computer and Communication Systems(ICCCS),304-308,2024
2. Binnuo Li, Liang Luo, Xiaoying Deng*. A 13.4-31.8-GHz Single-core Dual-mode VCO with Mode-independent Transformer-switching Technique in 55nm CMOS, IEEE International Conference on Circuits and Systems, 171- 175,2024.
3.Xiaoying Deng, Linsen Xie.A 21.2-23-GHz Ultra-Low-Power Injection-Locked Frequency Tripler Using Current-Reuse Structure,IEEE International Conference on Circuits and Systems,51-54,2021.
4.He Xiao, Xiaoying Deng,Mingcheng Zhu.Modeling Simulation and Circuit Implementation of Millimeter Wave Phase-Locked Loop Based on Simulink.IEEE International Conference on IC Design and Technology,1-4,2019
5.Xiaoying Deng, Yanyan Mo, Mingcheng Zhu. Low-Jitter All-Digital Phase-Locked Loop with Novel PFD and High Resolution TDC &DCO, IEEE International System on Chip Conference,1-6,2016.
6.Xiaoying Deng，Yanyan Mo，Jianhui Ning. A Novel Sense-Amplifier Based Flip-Flop with Bulk-Driven Technique, IEEE CSTIC 2015, pp. 1-3, 2015.
7.Xiaoying Deng, Xin Lin, Yanyan Mo, Mingcheng Zhu. Analysis of phase noise in CMOS ring oscillator due to substrate noise. IEEE DCAS 2015, pp. 1-4, 2015.
專著：
1.周生明，鄧小鶯，馬芝等。基于ZENI的集成電路設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，西安電子科技大學(xué)出版社，2013.10.
2.鄧小鶯，汪勇，何業(yè)軍。無(wú)源 RFID 電子標(biāo)簽天線理論與工程，清華大學(xué)出版社，2016.5.
教材：
1.鄧小鶯，初萍，王娜。復(fù)變函數(shù)與場(chǎng)論簡(jiǎn)明教程習(xí)題指導(dǎo)，西安電子科技大學(xué)出版社，2015.12.
專利：
1.鄧小鶯，莫妍妍，寧建輝，劉柳。“一種由襯底控制的D觸發(fā)器”，中國(guó)國(guó)家專利局，專利號(hào)：201420239226.2，授權(quán)。
2.鄧小鶯，林鑫，姜梅，朱明程。“一種低紋波開(kāi)關(guān)電容共模反饋結(jié)構(gòu)”，中國(guó)國(guó)家專利局，專利號(hào)：201510765104.6,授權(quán)。
3.鄧小鶯，林鑫，朱明程。“一種延遲模塊和多路環(huán)形振蕩器”，中國(guó)國(guó)家專利局，專利號(hào)：201620024806.9，授權(quán)。
4.鄧小鶯，賴科; 蔡良偉; 朱明程。“ 一種提高讀寫(xiě)穩(wěn)定性的存儲(chǔ)單元電路與存儲(chǔ)裝置”，中國(guó)國(guó)家專利局，專利號(hào)：CN201810798035.2，授權(quán)。
5.鄧小鶯，譚沛琪，朱明程。“一種壓控振蕩器、壓控振蕩處理方法及電子設(shè)備”，中國(guó)國(guó)家專利局，專利號(hào)：CN20210301205.2，授權(quán)。
獲獎(jiǎng)信息：
深圳大學(xué)第四屆青年教師講課競(jìng)賽三等獎(jiǎng)
辦公室：N823
辦公電話：2267-3391
E-mail：dengxy@szu.edu.cn
2025/4/15
