史偉偉，深圳大學電子與信息工程學院副教授，深圳市海外高層次人才，南山區(qū)領航人才（B類）。2011年香港中文大學電子工程學博士畢業(yè)，集成電路設計方向（Ph.D. @CUHK in E.E.）。
近年在國際會議和雜志上發(fā)表了二十余篇相關論文，其中近三年發(fā)表和收錄了十篇以上關于人工智能腦機交互/生物信號處理芯片設計、亞閾值數(shù)字/邏輯架構設計的國際會議和雜志論文（IEEE TCAS1/2、TCAD、Access等等），作為第一發(fā)明人，獲授權中國、美國專利及集成電路布圖證書和實用新型多項。2018-2024年受邀擔任國際學術會議大會分會主席（IEEE：APCCAS2018、ICET2022、ICTA2024），亦曾近年來多次受邀作國際學術會議大會報告或作口頭報告,同時擔任IEEE電路與系統(tǒng)雜志 TCAS1/2 評審人（2012年至今）。現(xiàn)擔任IEEE電路與系統(tǒng)協(xié)會深圳分會副主席（CASS Society, Shenzhen Chapter）.2015年被評為深圳市海外高層次人才（孔雀計劃），2023年被評為南山區(qū)領航人才（B類）。
碩士、博士、講師、副教授及兼職博士后期間主要進行有關數(shù)字集成電路、數(shù)字系統(tǒng)的項目研發(fā)，專注于高效益邏輯架構及定制化計算電路設計和超低電壓低功耗數(shù)字芯片設計的研究，積累了豐富的研究基礎和經驗。
主持國家及廣東省自然科學基金、廣東省青年創(chuàng)新人才項目與深圳科技計劃項目多項，以及廣東省重點領域研發(fā)計劃項目子項目；作為主持人已結題及在研的經費總額達600萬以上，具有豐富的集成電路芯片項目開展經驗。
研究方向：
集成電路設計；人工智能數(shù)字處理芯片設計；高效益邏輯運算架構；超低功耗集成電路設計；定制邏輯電路設計；腦機交互處理芯片設計
教授課程：
數(shù)字集成電路設計、電路分析、計算機體系結構、集成電路后端設計、VLSI導論、SOC系統(tǒng)設計
研究生招生方向：
集成電路設計、數(shù)字系統(tǒng)設計
指導學生獲獎：
第八屆全國大學生集成電路創(chuàng)新創(chuàng)業(yè)大賽優(yōu)秀指導教師，全國總決賽一等獎（研究生），2024年8月26日
第七屆全國大學生集成電路創(chuàng)新創(chuàng)業(yè)大賽優(yōu)秀指導教師，全國總決賽三等獎（研究生），2023年8月25日
第六屆全國大學生集成電路創(chuàng)新創(chuàng)業(yè)大賽優(yōu)秀指導教師，全國總決賽三等獎（研究生），2022年8月29日
第五屆全國大學生集成電路創(chuàng)新創(chuàng)業(yè)大賽優(yōu)秀指導教師，全國總決賽二等獎（本科生），2021年8月31日
深圳大學2024屆百篇優(yōu)秀本科畢業(yè)論文（設計）指導教師，2024年6月27日
深圳大學2023屆百篇優(yōu)秀本科畢業(yè)論文（設計）指導教師，兩篇，2023年6月
近年主持重要科研項目清單：
1.國家自然科學基金，面上項目，61974095，高能效超低功耗腦機交互/神經信號檢測芯片核心技術研究，2019/09-2023/12
2.廣東省重點領域研發(fā)計劃項目“芯片、軟件與計算”（芯片類）重大科技專項，2021B1101270006，快速自動調參和搜索EDA創(chuàng)新點工具研發(fā)及應用，2021/07-2024/06，子項目負責人
3.廣東省自然科學基金，面上項目，2023A1515010761，低功耗目標識別類AI邊緣芯片設計實現(xiàn)與硬件效益優(yōu)化研究，2023/01-2025/12
4.廣東省自然科學基金，面上項目，2021A1515011162，長續(xù)航可穿戴腦機交互系統(tǒng)及高算量超低功耗核心AI芯片設計與實現(xiàn)，2021/01-2023/12
5.廣東省自然科學基金，面上項目，2018A030313169，植入式腦神經信號監(jiān)控芯片超低功耗技術研究，2018/05-2021/04
6.廣東省自然科學基金，2015A030310498，應用于無源射頻器件與低功耗便攜系統(tǒng)中關鍵模塊的新穎亞閾值(有比)數(shù)字電路架構研究，2015/08-2018/08
7.廣東省普通高校特色創(chuàng)新項目，2022KTSCX106，高效益運算架構人工智能芯片研究與實現(xiàn)，2023/01-2025/12
8.廣東省普通高校青年創(chuàng)新人才項目，2015KQNCX140，基于先進集成電路工藝的人體醫(yī)學芯片關鍵超低功耗數(shù)字技術研發(fā)，2016/01-2018/12
9.深圳市新引進高端人才科研項目（海外高層次人才，孔雀計劃），基于先進集成電路工藝物聯(lián)網芯片設計的關鍵技術研究，2016/01-2018/12
10.深圳市科技計劃，JCYJ20170818101846045，顱內癲癇病/神經系統(tǒng)疾病腦電信號監(jiān)控芯片超低功耗技術研究，2018/03-2020/03
11.深圳市科技計劃，JCYJ20160308091918472，超低功耗人體醫(yī)學芯片數(shù)字單元及關鍵技術研發(fā)，2016/09-2018/08
12.深圳市科技計劃，JCYJ20140418091413534，可用于無源射頻器件或超低電壓芯片的亞閾值數(shù)字模塊研究，2014/09-2017/02
近年發(fā)布部分主要期刊論文：
C. Wu, Weiwei Shi, Y. Yuan, Z. Zou, Z. Mo and J. He, "Area-Delay-Energy-Efficient Approximate Dividers Based on Piecewise Linear Fitting of Surface," in IEEE Transactions on Circuits and Systems I: Regular Papers, July, 2024, doi: 10.1109/TCSI.2024.3425538. （第一作者為所指導研究生）*
Weiwei Shi，Lizhi Hu and et al., "Arithmetic and Logic Circuits Based on ITO-Stabilized ZnO TFT for Transparent Electronics," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 69, no. 1, pp. 356-365, Jan. 2022, doi: 10.1109/TCSI.2021.3100138. （第二作者為所指導研究生）*
Y. Su, Weiwei Shi, L. Hu and S. Zhuang, "Implementation of SVM-Based Low Power EEG Signal Classification Chip," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 10, pp. 4048-4052, Oct. 2022, doi: 10.1109/TCSII.2022.3185309.（第一作者為所指導研究生）*
Weiwei SHI, Yuan Xu, Chiu-Sing Choy and et. al.,”A 0.4 V 298 nJ/op Neural Signal Spectral Feature Extraction Module with Novel Approximate MACs and Custom Compressors”，in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 66, no. 10, pp. 1733-1737, Oct. 2019, doi: 10.1109/TCSII.2019.2930576. *
Weiwei SHI, Hai-Peng Wang, Chiu-Sing Choy and et. al., “A 0.35 V 376 Mb/s Configurable Long Integer Multiplier for Subthreshold Encryption”, IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 65, No. 10, pp.1430-1434，2018, DOI: 10.1109/TCSII.2018.2861922 *
Weiwei SHI, An Pan, SHI Yu, Chiu-Sing Choy, “A Subthreshold Baseband Processor Core Design With Custom Modules and Cells for Passive RFID Tags”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, VOL.37, NO. 1, pp.159-167, Jan. 2018.（第二作者為所指導研究生）*
Kezhu Liu, Weiwei Shi, Canji Huang, Dongdong Zeng, “Cost effective Tanh activation function circuits based on fast piecewise linear logic”, Microelectronics Journal, Volume 138, 2023, https://doi.org/10.1016/j.mejo.2023.105821 （第一作者為所指導研究生）
HONGDA WANG,WEIWEI SHI and CHIU-SING CHOY, “Hardware Design of Real Time Epileptic Seizure Detection Based on STFT and SVM”, IEEE Access，vol. 6, pp. 67277-67290, 2018, doi: 10.1109/ACCESS.2018.2870883.
* 均屬于國際集成電路設計/電路系統(tǒng)頂級期刊
--- 另有多篇發(fā)表在學術雜志/國際會議的相關文章 ----
聯(lián)系方式：
辦公室：致信樓 N608
E-mail：wwshi@szu.edu.cn
