2025年5月24日至27日,電子與信息工程學院成功舉辦了一場聚焦于數字集成電路中后端設計流程與EDA工具的上機實踐培訓。本次培訓由電子與信息工程學院主辦，IEEE電路與系統(tǒng)深圳分會(IEEE CASS Shenzhen Chapter)協辦，集成電路工程專業(yè)研究生一二年級共40多名學生積極參與。培訓特邀全球領先的EDA(電子設計自動化)公司新思科技(Synopsys)的資深工程師團隊主講，主題為“IC設計數字實現流程”，重點圍繞中后端設計階段展開。
在人工智能(AI)時代，數字芯片和邏輯芯片的設計與實現顯得尤為重要。與單片機嵌入式系統(tǒng)和FPGA的開發(fā)流程不同，數字集成電路的中后端設計（從邏輯網表到版圖生成、物理驗證及簽核）對專業(yè)性和技術復雜度的要求極高。這一階段涉及邏輯綜合后的物理實現、時鐘樹綜合、布線、時序分析、功耗分析、物理驗證等關鍵步驟，需要專業(yè)人才熟練運用一系列先進的EDA工具軟件，以確保芯片的可靠性、功能性和性能達到設計要求。
新思科技作為全球芯片設計EDA領域的領軍企業(yè)，擁有豐富的行業(yè)經驗和技術積累。此次實戰(zhàn)培訓旨在為深圳大學集成電路工程專業(yè)的研一學生提供一個系統(tǒng)學習和深度實踐數字集成電路中后端設計流程及其核心EDA工具的機會，幫助他們在未來的學術和職業(yè)生涯中打下堅實基礎，更好地應對技術挑戰(zhàn)。
培訓采用“理論+實踐”的強化模式。新思科技的資深工程師們?yōu)閷W生們帶來了關于數字集成電路中后端設計流程的全面講解。內容系統(tǒng)覆蓋了從邏輯網表輸入、物理實現（布局規(guī)劃、布局、時鐘樹綜合、布線）、時序/功耗分析（Signoff）到物理驗證（DRC/LVS）等核心環(huán)節(jié)，并著重介紹了新思科技Fusion Compiler（物理實現）和PrimeTime（簽核級靜態(tài)時序分析）兩大核心工具在流程中的關鍵作用和應用技巧。
工程師們在理論講解中首先梳理了數字集成電路設計全流程，并聚焦于中后端部分。他們深入闡釋了硬件描述語言(HDL)綜合后得到的邏輯網表如何作為中后端設計的起點，并詳細拆解了使用Fusion Compiler進行物理實現（包括布局規(guī)劃、標準單元布局、時鐘樹綜合、全局與詳細布線）以及使用PrimeTime進行簽核級時序分析、功耗分析的關鍵步驟、挑戰(zhàn)與最佳實踐。
工程師們特別強調了集成電路設計專業(yè)工具如Fusion Compiler和PrimeTime在整個中后端設計流程中的核心樞紐作用。這些工具貫穿了從網表到GDSII的物理實現、優(yōu)化與驗證全過程。在本期高質量培訓中，工程師們結合具體案例，分享了在真實項目中使用Fusion Compiler實現高質量布局布線、優(yōu)化功耗和面積，以及運用PrimeTime進行精準時序簽核、功耗分析和ECO（工程變更命令）流程的經驗與技巧，強調了精通這些工具對大幅縮短設計周期、提升設計一次成功率（First-Pass Success）的重要性。
此外，工程師們在理論課和實操指導中還重點講解了數字集成電路中后端設計中涉及的可靠性（如電遷移、IR Drop分析）、功能性（通過形式驗證等價性檢查確保網表一致性）和性能（通過PrimeTime進行嚴格的建立/保持時間、時鐘偏斜等時序簽核）驗證環(huán)節(jié)。他們指出，這些環(huán)節(jié)是確保芯片設計成功流片的關鍵，尤其是在AI和高性能計算領域，芯片的可靠性、功耗和性能指標直接影響到最終產品的市場競爭力。
上機實操環(huán)節(jié)，在工程師的現場指導下，學生們分組動手實踐，利用Fusion Compiler和PrimeTime工具鏈，在真實的工業(yè)級設計環(huán)境和示例項目上，演練了所學的物理實現流程、時序分析、功耗優(yōu)化等關鍵技術。工程師們深入探討了學生們在實操中遇到的數字集成電路中后端設計常見挑戰(zhàn)，并提供了即時的解決方案和優(yōu)化建議。特別是在AI和高性能計算領域，芯片設計的復雜性和性能要求越來越高，工程師們結合實例分享了應對這些挑戰(zhàn)的策略。
在完成此次所有理論學習和實操考核后，舉行了結業(yè)儀式。主辦方為所有順利完成培訓的學生頒發(fā)了結業(yè)證書，并評選出表現優(yōu)異的學員授予“優(yōu)秀學員”證書。最后，全體參與培訓的師生與新思科技工程師團隊合影留念，為此次充實的培訓畫上圓滿句號。
培訓過程中，同學們展現出極高的學習熱情。就Fusion Compiler和PrimeTime的具體操作、中后端設計中的常見難點（如時序收斂、功耗優(yōu)化、物理規(guī)則違例修復）以及未來EDA工具和設計方法學的發(fā)展趨勢向工程師們積極提問。工程師們耐心細致地解答了每一個問題，并鼓勵同學們在后續(xù)的課程設計和項目中多動手實踐，深入鉆研工具，積累寶貴的項目經驗。許多同學表示，通過此次系統(tǒng)性的實戰(zhàn)培訓，他們對數字集成電路中后端設計的全貌有了清晰的認識，特別是對Fusion Compiler和PrimeTime等工業(yè)級核心EDA工具的實際應用能力得到了顯著提升。
本次培訓得到了IEEE電路與系統(tǒng)深圳分會的大力支持。IEEE CASS Shenzhen Chapter一直致力于推動電路與系統(tǒng)領域的技術交流與合作，此次與新思科技合作開展深度培訓，進一步促進了學術界與工業(yè)界的緊密互動，為集成電路專業(yè)的學生提供了彌足珍貴的、貼近產業(yè)需求的實踐學習機會。
隨著人工智能、5G通信和物聯網等技術的快速發(fā)展，數字集成電路設計的需求將持續(xù)增長，對掌握先進中后端設計技術和工具的人才需求尤為迫切。深圳大學作為中國南方重要的高等教育機構，一直致力于培養(yǎng)高素質的工程技術人才。通過此次與新思科技合作的實戰(zhàn)培訓，學生們不僅系統(tǒng)掌握了數字集成電路中后端設計的核心流程和Fusion Compiler、PrimeTime等關鍵工具的應用技能，還深入了解了行業(yè)最新的技術動態(tài)和發(fā)展趨勢，為未來的職業(yè)發(fā)展奠定了堅實基礎。
未來，深圳大學電子與信息工程學院將繼續(xù)深化與新思科技（Synopsys）等全球行業(yè)領先企業(yè)的合作，積極舉辦更多此類聚焦前沿技術的專業(yè)培訓和研討會，為學生提供更多優(yōu)質的實踐平臺和產業(yè)接觸機會，助力他們在集成電路設計領域進技能，并在未來的職業(yè)生涯中取得更大的成就。
本次“數字集成電路中后端設計流程與EDA工具”實戰(zhàn)培訓的成功舉辦，不僅為深圳大學集成電路工程專業(yè)的學子們提供了一個系統(tǒng)學習、深度實踐產業(yè)核心技術的寶貴平臺，也有力促進了學術界與工業(yè)界的交流與合作。未來將計劃依托更多高質量的產學合作項目，在數字集成電路設計領域培養(yǎng)出更多具備扎實工程實踐能力的優(yōu)秀人才，為行業(yè)的發(fā)展貢獻持續(xù)的力量。
